据韩媒《首尔经济》报道，三星电子在先进DRAM的良率提升方面取得了显著进展，尤其是在10纳米级第六代DRAM（1c DRAM）的开发上获得了“有意义”的成果。这一突破为三星在高带宽存储器（HBM）领域的反攻计划增添了信心。

业内消息显示，三星于2024年5月对1c DRAM进行了晶圆效能测试，冷态环境下的良率达到50%，热态条件下的良率则达到60%~70%。这一成绩相较于此前同款产品的不足30%良率，有了显著提升。通常情况下，40%的良率被视为量产的起点，因此这一进展被视为三星在技术恢复方面的重要里程碑。

此次良率提升的关键在于设计改良。三星研发团队在芯片结构上进行了多项创新，以提高运作效率。然而，设计变更不仅需要大量资金投入，还意味着承认现有技术的不足，可能进一步扩大与竞争对手的差距。三星原计划在2024年底量产1c DRAM，但由于设计调整，量产时间可能推迟至2025年，显示了这一决策的重大风险。

全永铉于2024年5月接任三星半导体暨装置解决方案（DS）部门负责人后，主导了这一设计变更战略。他认为，只有通过根本性的技术调整，才能恢复三星在半导体领域的竞争力。目前，三星正计划在2025年内开始量产1c DRAM，并将其用于第六代HBM（HBM4）的生产，预计HBM4将在2025年底实现量产。

与此同时，三星正积极推进10纳米级第七代DRAM的开发，并已在平泽第二工厂（P2）设立试产线，完成了研发阶段的工作样品生产。尽管SK海力士在第五代HBM（HBM3E）上保持领先，但若三星能在第七代DRAM的开发中实现超越，有望在2026年下半年实现量产，从而扭转目前的落后局面。

为配合次世代DRAM和HBM4的生产，三星计划在京畿道平泽第四工厂（P4）和华城的DRAM第17产线进行大规模设备投资，以提升成本竞争力和技术优势。这一系列举措表明，三星正全力推动其在存储器市场的技术反攻。