世芯总经理沈翔霖近日表示，先进封装领域正持续取得进展，特别是在小芯片模块化设计方面。据其透露，与大客户合作的3纳米制程AI芯片已按计划进入量产阶段，预计将在2025年底前试产，并于2026年开始大规模放量。相比7纳米制程时代，3纳米制程的订单规模和价格均有显著提升，为公司未来营收增长提供了乐观预期。

在近期举行的世芯股东会上，台积电先进封装业务开发处处长邹觉伦当选为新任独立董事。这一任命进一步强化了世芯与台积电在CoWoS先进封装技术领域的合作关系。沈翔霖指出，尽管服务器芯片使用量的增长有限，但随着制程技术从7纳米、5纳米向3纳米迈进，产品单价显著提高，为公司带来更大的盈利空间。

针对2纳米制程，沈翔霖坦言，其采用的GAA架构设计复杂度远高于以往，涉及的光罩数量和良率参数目前尚缺乏足够的参考数据。因此，客户在投入大规模设计前，通常会先制作多个测试芯片以验证制程和良率。此外，由于光罩尺寸的限制，2纳米制程预计将采用I/O chiplet架构设计，将高密度运算元件集中在2纳米区域，从而提升系统整合度。

矽光子技术也被视为提升带宽和降低能耗的重要解决方案，特别是在2纳米与A16时代将发挥关键作用。目前，世芯已与多家合作伙伴展开积极洽谈，探索相关技术应用。

与此同时，世芯近期加入NVIDIA的NVLink Fusion供应链。沈翔霖表示，尽管部分客户具备完整的内部开发能力，但在GPU开发过程中全面导入NVLink作为扩展解决方案时，可能会面临整合瓶颈。世芯提供的解决方案更具弹性和实用性，能够帮助客户逐步构建完整的系统架构。