近日，在日本京都举办的“IEEE VLSI Symposium 2025”国际半导体技术峰会上，韩国存储器巨头SK海力士公布了其下一代DRAM技术发展路线图。据朝鲜日报报道，该蓝图聚焦于“4F²垂直门（VG）平台”和3D DRAM技术。

SK海力士未来技术研究院院长赵善勇在主题演讲中提到，当前DRAM技术在微缩工艺上的发展已接近瓶颈，性能和集成度提升面临严峻挑战。为此，SK海力士计划通过10纳米以下结构、新型材料和器件设计创新，推动4F² VG平台与3D DRAM的研发，以延续存储器技术的生命力。

4F² VG平台是一种能够显著缩小DRAM单元面积的技术方案。相比传统DRAM单元占用6F²空间的设计，4F²技术通过垂直栅极结构，将每个存储单元压缩至2F×2F的面积，从而实现更高密度、更低功耗和更快访问速度。此外，SK海力士还结合晶圆键合技术，将部分电路置于存储单元下方，进一步优化空间利用率和电气性能。

3D DRAM也被视为未来发展的重要方向。尽管业界普遍担忧层数增加会推高制造成本，但SK海力士表示，将通过工艺优化和技术创新确保产品竞争力。赵善勇强调，公司希望通过这一中长期技术愿景，为年轻工程师提供方向，并与产业链伙伴合作，共同推动DRAM技术进步。