据韩媒Herald经济和ZDNET Kores报道，SK海力士（SK Hynix）近日在日本京都举行的IEEE VLSI研讨会上，发布了未来30年的次世代DRAM技术蓝图。SK海力士未来技术研究院院长（CTO）车宣龙在演讲中详细阐述了公司在DRAM技术创新方面的方向。

IEEE VLSI研讨会是全球半导体领域最具权威性的学术会议之一，涵盖次世代半导体、AI芯片、存储器及封装等尖端技术。车宣龙在演讲中提到，当前微缩制程在效能和容量提升方面已逐渐接近瓶颈。为突破这一限制，SK海力士计划通过结构、材料和元件层面的创新，导入4F Square VG（垂直闸极）平台和3D DRAM技术。

4F Square VG平台通过将DRAM存储单元面积从传统的6F（2F x 3F）缩小至4F（2F x 2F），显著提升了集成度。同时，其垂直闸极结构取代了传统的平面设计，进一步优化了晶体管开关的性能。3D DRAM技术则通过垂直堆叠存储单元，有望成为次世代DRAM的核心技术之一。尽管制造成本可能随堆叠层数增加而上升，但SK海力士计划通过技术创新降低成本。

车宣龙还强调，SK海力士将通过提升核心材料和DRAM元件的技术水准，为未来30年的技术演进奠定基础。他提到，尽管2010年前后业界普遍认为DRAM技术极限为20纳米，但通过持续创新，SK海力士已成功突破这一限制。未来，公司还将为年轻工程师提供技术创新的中长期愿景，与产业共同推进DRAM技术发展。