台积电在北美技术研讨会上透露了其N2（2nm）工艺技术的最新进展。据该公司介绍，N2工艺的缺陷密度（D0）在同阶段低于前代工艺，包括N3（3nm）、N5（5nm）和N7（7nm）节点。台积电的数据显示，N2工艺距离量产仅剩两个季度，预计将在2025年第四季度末正式投入生产。
N2工艺是台积电首个采用全栅环（GAA）纳米片晶体管的制造节点，相比前代工艺所使用的鳍式场效应晶体管（FinFET），其技术复杂度显著提升。然而，尽管采用了全新的晶体管架构，N2工艺的缺陷密度下降速度却优于前代工艺节点。在量产前的两个季度，N2的缺陷密度已经表现出比N3/N3P、N5/N4和N7/N6更好的控制水平。
台积电还展示了缺陷密度随时间变化的图表，时间跨度从量产前三个季度到量产后六个季度。数据显示，N2工艺的缺陷密度在初期高于N5/N4，但随后迅速下降，与N3/N3P的轨迹接近。N5/N4节点在早期阶段缺陷减少最为显著，而N7/N6的良率提升则相对平缓。台积电强调，产量和产品多样性是加速缺陷密度改进的核心驱动力。更多的流片和多样化产品有助于快速识别并解决缺陷问题，从而优化缺陷学习周期。
据台积电透露，N2工艺已进入风险生产阶段，主要面向智能手机和高性能计算（HPC）客户。尽管引入了全新的GAA晶体管架构，N2的缺陷密度下降率仍与FinFET节点保持一致，表明台积电在新工艺节点上的技术迁移和缺陷管理能力非常成熟。这也为2025年底的量产奠定了坚实基础。
