加拿大半导体IP公司Alphawave Semi宣布，其基于台积电2nm（N2）工艺的UCIe IP子系统成功流片。该子系统支持36Gbps的Die-to-Die数据速率，并与台积电的Chip-on-Wafer-on-Substrate（CoWoS）先进封装技术完全集成，为下一代小芯片架构提供了更高的带宽密度和可扩展性。

Alphawave Semi的这一成果建立在其近期发布的AI平台基础上，表明其已准备好支持未来分解式SoC及超大规模AI和HPC工作负载的纵向扩展需求。通过此次流片，Alphawave Semi成为首批在2nm技术节点上实现UCIe连接的公司之一。

Alphawave Semi定制芯片和IP高级副总裁兼总经理Mohit Gupta表示：“我们很自豪能够引领行业进入2nm时代。我们的36G子系统验证了高密度、高能效的小芯片连接技术，并为未来64G UCIe及更高级别铺平了道路，这对AI和高性能网络应用至关重要。”

该IP子系统符合UCIe 2.0标准，支持多种协议，包括PCIe®、CXL™、AXI和CHI等，采用Alphawave Semi高度可配置且高效的D2D控制器。其具备36Gbps的数据速率、11.8 Tbps/mm的带宽密度、超低功耗和延迟，以及实时每通道运行状况监控和全面可测试性等高级功能。

台积电先进技术业务发展高级总监Lipen Yuan表示：“我们与Alphawave Semi的合作突显了双方通过设计解决方案推动高性能计算进步的共同承诺。这一里程碑展示了我们与开放创新平台®（OIP）合作伙伴的密切协作，能够快速交付高级接口IP和定制芯片解决方案，以满足AI和云基础设施日益增长的需求。”