近日，神盾集团旗下专注于高速半导体IP解决方案的领导厂商干瞻科技（InPsytech）宣布，已完成符合UCIe 2.0标准的台积电Face-to-Face SoIC先进制程设计定案。这一成果实现了3D堆叠异质整合芯片的高速互连能力，为芯片设计领域注入了新的活力。

干瞻科技此次设计采用了硅通孔（TSV）技术，以支持信号传输和电源供应。这一技术不仅显著提升了3D堆叠异质整合芯片的设计灵活性，还大幅增强了整体整合效能。据干瞻科技透露，他们还同步推出了针对台积电SoIC先进制程的完整晶圆级与封装级设计验证解决方案，帮助IC设计公司加速芯片开发与验证流程。

值得注意的是，干瞻科技此前已加入英特尔晶圆代工加速IP联盟和三星电子的先进晶圆代工生态系统（SAFE）IP计划，成为这两家公司的IP合作伙伴。干瞻科技正逐步将自身先进产品导入英特尔和三星的生态系统，协助客户提升其在先进半导体领域的竞争力。

干瞻科技的3D异质整合与高速互连设计，特别适用于高效能运算（HPC）服务器和边缘AI设备。其技术能够显著提升AI推理和数据处理效率，满足低延迟和高带宽的需求。