楷登电子（美国Cadence公司，NASDAQ：CDNS）近日宣布与三星晶圆代工厂深化合作，签署了一项新的多年期IP协议，扩展Cadence®存储器与接口IP解决方案在三星先进工艺节点中的应用范围，包括SF4X、SF5A和SF2P节点。双方将结合Cadence的AI驱动设计解决方案和三星的先进工艺节点，为AI数据中心、汽车（包括高级驾驶辅助系统，ADAS）以及新一代射频连接应用提供高性能、低功耗的解决方案。

Cadence的IP与硅解决方案组合显著提升了设计人员的生产力，并加快了基于三星先进工艺的系统级芯片（SoC）、小芯片（chiplet）及3D-IC产品的上市时间（TTM）。Cadence高级副总裁兼芯片解决方案事业部总经理Boyd Phelps表示：“最新签署的多年期IP协议进一步巩固了我们与三星的合作关系，为共同客户提供创新技术支持，助力产品更快上市。”

据三星电子副总裁兼代工设计技术团队负责人Hyung-Ock Kim透露，Cadence从RTL到GDS的全流程数字工具已通过三星最新SF2P工艺节点认证，支持Hyper Cell和LLE 2.0等技术。双方还将在模拟迁移、电源完整性、3D-IC热分析和翘曲分析等方面展开深度合作。

此次合作还扩展了IP协议范围，涵盖人工智能、高性能计算（HPC）和汽车应用。新的SF4X IP产品组合包括LPDDR6/5x-14.4G、GDDR7-36G、DDR5-9600、PCI Express®（PCIe®）6.0/5.0/CXL 3.2等解决方案，支持多种协议。此外，专为汽车应用定制的LPDDR5X-8533 PHY IP进一步完善了SF5A平台，而新增的32G PCIe 5.0 PHY则满足了AI/HPC领域客户的需求。

Cadence数字全流程已通过三星SF2P工艺节点认证，支持Hyper Cell方法学和LLE时序精度。Cadence Pegasus™验证系统也通过了三星多个节点的认证，优化的物理验证流程帮助客户实现签核精度与运行时间目标。

在模拟设计迁移方面，Cadence与三星成功实现了4纳米IP向2纳米工艺节点的自动化迁移，展示了IP复用在节省开发成本和时间方面的优势。此外，双方还基于三星14纳米FinFET工艺，展示了面向毫米波应用的射频芯片/封装协同设计参考流程，简化了从系统级规划到版图后验证的各个阶段。

针对3D-IC电源完整性，Cadence与三星开发了覆盖全流程的分析方法，采用Voltus™ InsightAI等先进工具，实现了80%-90%的IR压降违例修复，同时对时序和功耗影响极小。